真正的下一代 3D 芯片堆叠可能指日可待，因为来自微电子研究所 (IME) 的研究刚刚实现了一项技术突破，最多可以堆叠四个半导体层。与传统的 2D 制造技术相比，这可以节省高达 50% 的成本，并且该技术很可能会用于未来最好的 CPU和最好的显卡。

这一成就是 AMD 宣布的、支持 TSMC 的 SRAM 堆栈的进一步提升，该堆栈必将在今年年底之前为我们的计算机增光添彩，因为该特定工艺目前仅支持两个芯片(在 AMD 的情况下，Zen 3 CCX 在第一层和第二层的 96MB SRAM 缓存)绑定在一起。IME 研究人员展示了一个过程，他们通过 TSV(硅通孔)成功地键合了四个独立的硅层，这些信息高速公路允许不同芯片之间进行通信。

TSV 及其启用的有源晶圆堆叠被誉为维持(甚至可能改进)摩尔定律的最重要技术突破之一，因为它们允许更宽的信息总线，无需以极高的频率运行即可实现性能目标。这反过来又可以实现更密集的设计，因为一些以前水平排列的组件现在可以垂直堆叠。它还可以实现更高的功率效率、更高效的散热，甚至可以提高产量。最后一点是因为，例如，进入 CPU 的不同组件现在可以在不同的晶圆中制造，而不是旧的单片方法，从而自动增加对制造缺陷的恢复能力。

IME 实施的制造方法是通过“......通过将面对面和背对背晶圆键合与堆叠后的一步 TSV 相结合”实现的。这意味着第一层的“面”朝向第二层，第二层也面向它;第二层的“背面”朝向第三层的背面，第三层的背面又面向第四层的脸。在这些层被粘合后，IME 然后通过沿着专门设计的路径蚀刻来“打孔”它们，最终成为数据流过的 TSV。

如果您认为尽管提高了效率，但增加的垂直度会严重破坏温度耗散，那么您是对的。这就是为什么(目前)正在开发奇异的、直接到芯片的冷却技术的原因。数据立方体很快就会变得不仅仅是科幻小说。