设计，特别是构建定制专用集成电路(ASIC)，通常成本超过1亿美元，从概念到生产大约需要三年时间。但零ASIC正在使用无代码方法实现设计自动化。

该公司透露，将开始为客户提供早期使用其ChipMaker平台的机会，该平台声称该平台可以快速组装定制的多系统级封装(SiP)单元，而无需承担传统上产生的制造负担。

零ASIC希望通过为公司提供简化的基于小的设计流程，使接入生产民主化并使其更加可行。这意味着客户可以在订购设备之前构建、测试和调整他们的设计，并使用基于云的现场可编程门阵列(FPGA)来实现RTL源代码。

ZeroASIC首席执行官兼创始人AndreasOlogsson表示：“为了打造下一波改变世界的硅器件，我们需要将ASIC的障碍降低几个数量级。”“我们ZeroASIC的使命是让ASIC的订购成为可能就像从电子产品经销商处订购目录零件一样简单。”

该过程将依赖于名为eFabric的网格状3D中介层，该中介层可提高间通信的效率以及可组合性。它还支持使用3D连接的eBrick小集成处理块。

eBrick包括支持四核RISC-VLinux的双核处理器、5KLUT嵌入式FPGA和3MBSRAM-3TOPS机器学习加速器。

这些是预制设计，对所有可以使用该服务组装成成品SiP的人开放。然后，设计自己的公司将提交这些进行物理制造。

该公司表示，使用其服务将节省10到100倍的成本和能源，特别是当你将其与当今制造最好的处理器所需的流程进行比较时。

该公司表示，使用这种工艺设计的将适用于各种行业和用例，包括那些面临供应链和可持续性挑战的行业和用例。该公司列举了机器人、汽车安全、航空、国防以及5G和6G通信等这些的合适用途。

然而，由于他们至少要到2024年第三季度才会提供样品，因此Nvidia和英特尔等公司还不必担心ZeroASIC的产品会蚕食他们的市场份额。